|
| | |
|
作者：夏宇闻
出版社：高等教育
出版日期：2006-1-1
译者：
|
|
ISBN：704017198 |
| 开本：16开 |
|
装帧： |
原价：
27.8 元 |
|
| | 三星会员：24.17 元 |
二星：24.69 元 |
一星：25.21 元 |
普通：25.99 元 |
|
 
团购服务电话13146064908 价格优惠！ |
|
|
|
本书在《从算法设计到硬件逻辑的实现----复杂数字逻辑系统的Verilog HDL设计技术和方法》（2001高教版）基础上，做了许多修改，补充了一些常用的Verilog 2001标准的新内容，添加了一些由浅入深的常用设计示例，再逐步过渡到工程设计范例的讲解。为了使不同层次的读者都有所收获，教材上册的前八章可以作为本科生的入门教材，从第九章到十八章可以作为本科高年级或研究生学习数字系统设计的参考，也可以作为有数字电路基础知识的年轻工程师们的自学教材。每章讲课或者阅读大约需要用两小时。每章后都有总结和思考题帮助同学们复习课堂讲述的内容。本书同时配有光盘和Verilog HDL语法手册及实验练习配套用书。光盘内有用Power Point编写的教案，供老师和同学参考，还有许多已经录入的练习示范题，可供同学直接模仿、修改和参考，以便更快地掌握Verilog设计方法。本书内容丰富翔实，紧跟数字设计技术的最新发展，可以作为计算机、电子技术及相关专业的教材，也可供工程技术和科研人员参考使用。
|
|
| 
|
| 
|
|
| |
